

DIALOG(R)File 351:Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.

013424891 **Image available**

WPI Acc No: 2000-596834/ 200057

XRAM Acc No: C00-178817

XRPX Acc No: N00-442019

Phase shift mask structure manufacture for semiconductor device manufacture, involves determining boundary of chrome and photoresist film patterns based on pattern edge position of etching mask in self-adjustment

Patent Assignee: CANON KK (CANO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 2000221660	A	20000811	JP 9925332	A	19990202	200057 B

Priority Applications (No Type Date): JP 9925332 A 19990202

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
JP 2000221660	A		7 G03F-001/08	

Abstract (Basic): **JP 2000221660 A**

NOVELTY - The boundary of chrome film pattern (13) and photoresist film pattern (14) or the boundary of fluoride chrome film (12) and phase shifter layer of the chrome film, is determined based on the position of the pattern edge of etching mask in self-adjustment.

USE - For manufacturing phase shift type mask for semiconductor device manufacture.

ADVANTAGE - Highly precise pattern can be formed with edge of self adjustment type. Thus, production control is simplified and yield is increased.

DESCRIPTION OF DRAWING(S) - The figure shows the mask manufacture model diagram.

Fluoride Chrome film (12)

Chrome film pattern (13)

Photoresist film pattern (14)

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-221660

(P2000-221660A)

(43)公開日 平成12年8月11日(2000.8.11)

(51)Int.Cl.⁷

識別記号

F I

テームコード(参考)

G 0 3 F 1/08

G 0 3 F 1/08

A 2 H 0 9 5

H 0 1 L 21/027

H 0 1 L 21/30

5 0 2 P 5 F 0 4 6

5 2 8

審査請求 未請求 請求項の数16 O L (全 7 頁)

(21)出願番号 特願平11-25332

(22)出願日 平成11年2月2日(1999.2.2)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 田中 一郎

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74)代理人 100075948

弁理士 日比谷 征彦

Fターム(参考) 2H095 BB03 BB16 BC05 BC14 BC24

BC27


5F046 AA25 BA04 BA08 CB17

(54)【発明の名称】 マスク構造体の製造方法

(57)【要約】

【課題】 自己整合的にエッジを形成する。

【解決手段】 石英基板11上にシフト層として、所望の位相角度分のフッ化クロム膜12を成膜し、このフッ化クロム膜12上にスパッタリング法を用いて膜厚約1000オングストロームのクロム膜13を成膜する。更に、このクロム膜13上に1回目のフォトリソistパターン14を形成する。その後、フォトリソistパターン14を第1のマスクとして、フォトリソistパターン14に覆われていない部分のクロム膜13をエッチングにより除去する。また、クロム膜13のパターンとフォトリソistパターン14の境界、又はクロム膜13のパターンと位相シフト層であるフッ化クロム膜12の境界が、第1のエッチングマスクのパターンエッジの位置によって自己整合的に決定される。



【特許請求の範囲】

【請求項1】 遮光膜パターンと露光光の位相を変化させる位相シフトと基板材料から成るマスク構造体の製造方法において、前記遮光膜パターンと非遮光膜パターンの境界、又は前記遮光膜パターンと前記位相シフトの境界、又は前記非遮光膜パターンと前記位相シフトの境界を第1のマスクのパターンエッジの位置によって自己整合的に決定することを特徴とするマスク構造体の製造方法。

【請求項2】 一部は遮光層として使用する前記第1のマスクを所望の形状に加工し、遮光層のない部分に第2のマスクを形成した後に、前記第1のマスクの必要とされる部分を第3のマスクで覆い、前記第2、第3のマスクに覆われない部分の前記第1のマスクを除去し、続いてマスク材料を所望の深さにエッチングし、前記第2、第3のマスクを除去する工程を含み位相シフト型マスクを製造する請求項1に記載のマスク構造体の製造方法。

【請求項3】 基板上にシフト層を形成し、引き続いて一部分は遮光層に利用する前記第1のマスクを成膜した後に、前記第1のマスクを所望の形状にパターンニングし、前記第1のマスクのない部分に第2のマスクを形成した後に、前記第1のマスクの必要とされる部分を第3のマスクで覆い、前記第2、第3のマスクに覆われない部分の前記第1のマスクを除去し、前記第2、第3のマスクによりシフト層をエッチング除去し、前記第2、第3のマスクを除去する工程を含み位相シフト型マスクを製造する請求項1に記載のマスク構造体の製造方法。

【請求項4】 一部は遮光層として使用する前記第1のマスクを所望の形状に加工し、前記第1のマスクのない部分及び前記第1のマスクのない遮光層として必要とされる部分に第2のマスクを形成した後に、前記第2のマスクに覆われない部分の前記第1のマスクを除去し、続いてマスク材料を所望の深さにエッチングし、前記第2のマスクを除去する工程を含み位相シフト型マスクを製造する請求項1に記載のマスク構造体の製造方法。

【請求項5】 基板上にシフト層を形成し、続いて一部分は遮光層に利用する前記第1のマスクを成膜した後に、前記第1のマスクを所望の形状にパターンニングし、前記第1のマスクのない部分及び前記第1のマスクのうち遮光層として必要とされる部分に第2のマスクを形成した後に、前記第2のマスクに覆われない部分の前記第1のマスクを除去し、続いて前記シフト層をエッチングして除去し、前記第2のマスクを除去する工程を含み位相シフト型マスクを製造する請求項1に記載のマスク構造体の製造方法。

【請求項6】 一部は遮光層として使用する前記第1のマスクを所望の形状に加工し、前記第1のマスクによりマスク材料を所定の深さにエッチングし、第2のマスクにより遮光層として使用する部分を覆い、前記第2のマスクに覆われない部分の前記第1のマスクを除去し、前

記第2のマスクを除去する工程を含み位相シフト型マスクを製造する請求項1に記載のマスク構造体の製造方法。

【請求項7】 前記第1のマスクを金属又は反射防止層付き金属とし、前記基板を石英又はフッ化物系材料又はフッ化カルシウムとし、前記第2のマスクをネガレジストとした請求項2～6の何れか1つの請求項に記載のマスク構造体の製造方法。

【請求項8】 前記第1のマスクを金属又は反射防止付き金属とし、前記基板を石英又はフッ化物系材料又はフッ化カルシウム、前記第2のマスクをネガレジストとした請求項2～6の何れか1つの請求項に記載のマスク構造体の製造方法。

【請求項9】 前記第1のマスクをクロム又は反射防止層付きクロムとした請求項7又は8に記載のマスク構造体の製造方法。

【請求項10】 前記第1のマスクを光の反射材料とした請求項1～6の何れか1つの請求項に記載のマスク構造体の製造方法。

【請求項11】 前記第1のマスクを光の反射材料と反射防止材料の2層であり、母材側が光の反射材料とする請求項1～6の何れか1つの請求項に記載のマスク構造体の製造方法。

【請求項12】 シフト層をCrON、CrO、MoSi、MoSiON、MoSiO、SiN、或いはCrFの何れか又はこの組み合わせとした請求項3、5～11の何れか1つの請求項に記載のマスク構造体の製造方法。

【請求項13】 請求項1～12に記載の方法により作製した位相シフト型マスク。

【請求項14】 請求項13に記載の方法により作製した位相シフト型マスクにより作製したデバイス。

【請求項15】 請求項13に記載の方法により作製した位相シフト型マスクを用いた露光方法。

【請求項16】 請求項13に記載の方法により作製した位相シフト型マスクを用いた露光装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体デバイスの製造等で使用するマスク構造体の製造方法に関するものである。

【0002】

【従来の技術】従来、この種の自己整合による位相シフト型マスクの製造方法は、Technical Digest of IEDM、1990、P817、K.Nakagawa et.al.の論文において開示されており、シフト層の下に遮光層としてクロム膜が形成されており、このクロム膜のサイドエッチングによりシフト層を形成するため、遮光層のエッジとシフト層のエッジが自己整合的に形成される。

【0003】また、特開平9-292702号公報にお

いても、自己整合による位相シフト型マスクの製造方法が開示されている。この方法においてはクロムパターンを形成しレジストを塗布した後に、このレジスト表面を現像液に対して難溶化し、レジスト上部をクロム遮光層より外側になるようにし、この難溶化したレジスト層パターンをマスクにシフト層を形成する。

【0004】

【発明が解決しようとする課題】しかしながら、上述した論文による方法においては、遮光部のエッジがクロム膜のサイドエッチングにより形成されるため、エッチングの終点のばらつきにより遮光部が正確に形成できないという問題点がある。

【0005】また、特開平9-292702号公報による方法においては、レジスト不溶化層の形成時に寸法のばらつきによる誤差が生じ、マスクを用いた際の焼き付け像の寸法誤差が大きくなり、透過部分とシフト部分の境界が正確に形成できないという問題点がある。

【0006】また、ハーフトーンマスクは完全に遮光しないため像のシャープさは向上するが、ハーフトーン部の透過率分の背景光が像に乗ってしまう。

【0007】本発明の目的は、上述の問題点を解消し、エッジを正確に形成できるマスク構造体の製造方法を提供することにある。

【0008】

【課題を解決するための手段】上記目的を達成するための本発明に係るマスク構造体の製造方法は、遮光膜パターンと露光光の位相を変化させる位相シフトと基板材料から成るマスク構造体の製造方法において、前記遮光膜パターンと非遮光膜パターンの境界、又は前記遮光膜パターンと前記位相シフトの境界、又は前記非遮光膜パターンと前記位相シフトの境界を第1のマスクのパターンエッジの位置によって自己整合的に決定することと特徴とする。

【0009】

【発明の実施の形態】本発明を図示の実施例に基づいて詳細に説明する。

【0010】図1は第1の実施例における位相シフト型マスクの製作模式図を示しており、先ず図1(a)に示すように石英基板1上にスパッタリング法により遮光層として膜厚約1000オングストロームのクロム膜2を成膜する。また、本実施例においては成膜しないが、パターンニングの解像力の向上のために、クロム膜2上に膜厚約200～300オングストロームの酸化クロム等の反射防止膜を成膜してもよい。続いて、クロム膜2上にフォトリソ resist を塗布し、第1のマスクとして1回目のフォトリソ resist パターン3をEB描画装置、イオン描画装置等を用い形成する。また、同一マスクを大量に作製する際には、用途によっては半導体露光装置を用いることもできる。

【0011】更に、図1(b)に示すように、フォトリソ

ストパターン3をマスクとしてクロム膜2を、例えば平行平板型のRIE装置（リアクティブイオンエッチング装置）において、塩素ガス或いは塩素ガスと酸素の混合ガスを用い、フォトリソ resist パターン3の覆われていない部分のクロム膜2をエッチングする。また、エッチングにはスパッタエッチングや、特にフッ化物系材料の場合に最適なイオンミリング法、ICP法やUHFプラズマ法等の低圧高密度プラズマを用いたエッチング方法を用いてもよい。

【0012】次に図1(c)に示すように、フォトリソ resist パターン3を酸素アッシング法或いは剥離液を用いて剥離する。これにより残されたクロム膜2のクロムパターンを用い、以下に示す工程を経ることにより、全ての段の位置及び遮光膜の位置を決定することができる。更に、フォトリソ resist パターン3を剥離した石英基板1及びクロム膜2上にネガレジスト4を塗布し、背面から露光する。

【0013】そして、図1(d)に示すように、ネガレジスト4を現像することにより、クロム膜2に覆われていない部分のみに、第2のマスクとしてネガレジストパターン5を残すことができる。この際に、クロム膜2自体がネガレジスト4の露光のためのコンタクトマスクとなるため、完全に正確なアライメントになる。

【0014】次に、図1(e)に示すように、2回目のフォトリソ resist パターン6を形成する。更に図1(f)に示すように、ネガレジストパターン5、フォトリソ resist パターン6に覆われていない部分のクロム膜2を硝酸セリウムアンモニウム、過塩素酸、水の混合液を用い、エッチングすることにより除去する。

【0015】続いて、図1(g)に示すように、ネガネガレジストパターン5及びフォトリソ resist パターン6をマスクとし、基板1における所望の位相角度分をRIE装置等を用い、流量20 sccmのCF₄と流量3 sccmの水素の混合ガスを圧力4 Pa、RFパワー60 Wにおいてエッチングすることにより除去する。

【0016】その後、図1(h)に示すように、ネガレジストパターン5、フォトリソ resist パターン6をアッシング法により除去する。

【0017】また、図2は図1(h)において得られた位相シフト型マスクの平面図を示しており、 $B = 0.3 \mu\text{m} \times 5 = 1.5 \mu\text{m}$ のコンタクトホールパターンの場合に、例えばKrF ($\lambda = 248 \text{ nm}$)、 $NA = 0.42$ 、照明光 $\sigma = 0.5$ の条件においては、シフト部の寸法Aは $0.5 \mu\text{m} \pm 0.05 \mu\text{m}$ 程度が好適である。

【0018】本実施例によるマスクは、リング照明等の変形照明と組み合わせることでも効果を発揮する。また、照明光 σ は0.3～0.5程度で用いることも効果的である。

【0019】このようにして作製した位相シフト型マスクは、i線、KrF、ArFを用いた半導体露光装置用

のマスクとして使用することができ、高精度のパターニングが可能となる。更に、この位相シフト型マスクを使用することにより、作製したデバイスの歩留りも向上し、デバイスの低コスト化が可能となる。

【0020】また、図1(e)に示す状態において、ネガレジストパターン5とフォトレジストパターン6がミキシングすることにより、フォトレジストパターン6が正常に形成されない場合には、図1(d)に示す状態において、例えば200℃におけるハードベークすることにより、この問題を回避することができる。

【0021】また別の手段として、図1(c)の状態において背面露光した後に、所望のマスクで、通常のステップにより露光を行うことにより、フォトレジストパターン6の使用を省略することも可能である。

【0022】また、本実施例においては、基板材料として石英を使用したか、フッ化カルシウム、フッ化マグネシウム、フッ化リチウム、フッ化アルミニウム等のフッ化物を用いてもよい。特にフッ化物はArFレーザー光、フッ素レーザー光等の短波長を用いる露光装置に用いるマスクに有効であり、また石英はArFエキシマレーザー光、KrFエキシマレーザー光、超高圧水銀ランプを使用するi線等を用いる露光装置に用いるマスクに好適である。

【0023】また、本実施例においては遮光層としクロム膜2を用いたが、タングステン、アルミニウム、モリブデン等の金属材料等の遮光性のある材料を用いてもよい。

【0024】図3は第2の実施例における位相シフト型マスクの製作模式図を示しており、先ず図3(a)に示すように石英基板11上にシフト層として、例えば所望の位相角度分のフッ化クロム膜12を成膜する。また、このシフト層には通常では、透過率が10%程度のCrON、CrO、MoSi、MoSiON、MoSiO、SiN、又はCrFの何れか、或いはこの組み合わせた半透明材料を用いる。続いて、フッ化クロム膜12上にスパッタリング法を用いて、膜厚約1000オングストロームのクロム膜13を成膜する。更に、このクロム膜13上に1回目のフォトレジストパターン14を形成する。

【0025】その後、図3(b)に示すようにフォトレジストパターン14を第1のマスクとして、フォトレジストパターン14に覆われていない部分のクロム膜13を第1の実施例と同様にエッチングにより除去する。

【0026】本実施例においては、クロム膜13のパターンとフォトレジストパターン14の境界、又はクロム膜13のパターンと位相シフト層であるフッ化クロム膜12の境界が、第1のエッチングマスクのパターンエッジの位置によって自己整合的に決定される。次に、図3(c)に示すように、第1の実施例と同様にフォトレジストパターン14を剥離し、ネガレジスト15を塗布し背

面から露光する。また、露光する場合に、マスク上に適当な間隔を空け、ベリクルと呼ばれる極薄シートでマスクを覆う場合もある。このようにすることで、マスク面上に付着する塵埃の影響を低減することができ、マスクを用いて作製したデバイスの歩留り向上が期待できる。

【0027】そして、図3(d)に示すように、現像することによりクロム膜13の覆われていない部分のみに、第2のマスクとしてネガレジストパターン16を残すことができる。この際に、クロム膜13自体がネガレジストの露光のためのコンタクトマスクとなるため、完全に正確なアライメントとなる。

【0028】本実施例においては、フッ化クロム膜12とクロム膜13或いはフッ化クロム膜12と非遮光部の境界が、一部は遮光層として使用する第1のマスク又は第1のマスクより転写されたマスクパターンをマスクとして、エッチングにより形成することによりアライメントエラーが実際上発生せず、従来の課題を解決することができる。

【0029】次に、図3(e)に示すように、第3のマスクとして2回目のフォトレジストパターン17を形成する。続いて、図3(f)に示すように、ネガレジストパターン16、フォトレジストパターン17に覆われない部分のクロム膜13を第1の実施例と同様にエッチングにより除去する。更に、図3(g)に示すように、ネガレジストパターン16及びレジスト12をマスクにし、シフト層であるフッ化クロム膜12をエッチングする。次に、図3(h)に示すように、第1の実施例と同様にネガレジストパターン16、フォトレジストパターン17をアッシング法により除去することにより完成する。図4は図3(h)において得られた位相シフト型マスクの平面図を示している。

【0030】このようにして作製した位相シフト型マスクを用いることにより、高精度なパターン形成が可能となり、更にこれを用いることにより、作製したデバイスの歩留りも向上し、低価格化可能となる。本実施例により作製された位相シフト型マスクは不要な部分が遮光されており、背景光が像に乗ってしまう問題を回避でき、しかもパターン部の光強度が低下しないというハーフトーンの利点を享受できる。

【0031】図5は第3の実施例における位相シフト型マスクの製作模式図を示しており、先ず図5(a)に示すように石英基板21上にスパッタリング法を用いて、膜厚約1000オングストロームのクロム膜22を成膜する。また、本実施例においては成膜しないが、パターニングの解像力の向上のために、クロム膜22上に膜厚約200~300オングストロームの酸化クロム等の反射防止膜を成膜してもよい。続いて、クロム膜22にフォトレジストを塗布し、フォトレジストパターン23を形成する。

【0032】更に図5(b)に示すように、このフォトレ

ジストパターン23をマスクとしてクロム膜22を第1の実施例と同様に例えば、RIE装置において塩素ガス或いは塩素ガスと酸素の混合ガスを用い、フォトレジストパターン23の覆われていない部分のクロム膜22をエッチングする。

【0033】図5(c)に示すように、フォトレジストパターン23をマスクとし、石英基板21を所望の位相角度分だけ、例えば平行平板型のRIE装置を用いて流量20sccmの CH_4 と流量3sccmの水素の混合ガスを圧力4Pa、RFパワー60Wにおいてエッチングする。続いて、図5(d)に示すように、フォトレジストパターン23を酸素アッシング法或いは剥離液を用いてにより剥離する。これにより、残されたクロム膜22のクロムパターンを用い、以下の工程を経ることにより、全ての段の位置及び遮光膜の位置を決定することができる。

【0034】次に、図5(e)に示すように、フォトレジストを塗布して2回目のフォトレジストパターン24を成形する。更に図5(f)に示すように、フォトレジストパターン24に覆われない部分のクロム膜22を、例えば硝酸セリウムアンモニウム、過塩素酸、水の混合液を用いてエッチングすることにより除去する。その後、図5(g)に示すようにフォトレジストパターン24をアッシング法により除去する。

【0035】また、図6は図5(g)において得られた位相シフト型マスクの平面図を示している。

【0036】図7は第1～3実施例により作製した位相シフト型マスクを用い、i線或いはKrF、ArF等の紫外線を用いた半導体用露光装置の概略図を示している。この半導体露光装置において、波長248nmを有する照明系31により出射した光束は、位相シフト型マスク33を照射し、この位相シフト型マスク33に描かれたパターンを結像光学系34により、ステージ5に保持されたステージ36上の基板37に5分の1の縮小倍率で、描画する。更に、照明系31には図示しない円形光源、4重極照明光源、輪帯照明光源等の変形照明モードへの切換機構が備えられている。本装置を用いることにより、微細で良好なプロファイルをもつレジストパターンを安定した線幅で形成することができる。

【0037】図8はICやLSI等の半導体チップ、液晶パネル或いはCCD等の半導体デバイスの製造工程のフローチャート図を示している。まず、ステップS1において半導体デバイスの回路設計を行い、続いてステップS2においてステップS1で設計した回路パターンをEB描画装置等を用いマスクを作成する。

【0038】一方、ステップS3においてシリコン等の材料を用いてウェハを製造する。その後、前工程と呼ばれるステップS4において、ステップS2、S3において用意したマスク及びウェハを用い、リソグラフィ技術によってウェハ上に回路を形成する。その後、第

1、第2の実施例において得られた位相シフト型マスクを露光装置内にローディングする。マスクを搬送しマスクチャックにチャッキングする。

【0039】次に、ウェハをローディングしてアライメントのずれを検出して、ウェハステージを駆動して位置合わせを行い、アライメントが合致すると露光を行う。露光の終了後に、ウェハは次のショットヘスステップ移動し、アライメント以下の動作を行う。

【0040】更に、後工程と呼ばれるステップS5において、ステップS4によって製造されたウェハを用いてダイシング、ボンディング等のアセンブリ工程、チップ封入等のパッケージング工程を経て半導体チップ化する。チップ化された半導体デバイスは、ステップS6において動作確認テスト、耐久テスト等の検査を行う。このような一連の工程を経て半導体デバイスは完成し、ステップS7に進み出荷される。

【0041】図9は図8におけるステップS3において、ウェハ製造の詳細な製造工程のフローチャート図を示している。まず、ステップS11においてウェハ表面を酸化させる。続いて、ステップS12においてウェハ表面をCVD法により絶縁膜を形成し、ステップS13において電極を蒸着法により形成する。更にステップS14に進み、ウェハにイオンを打込む。続いて、ステップS15においてウェハ上に感光剤を塗布する。ステップS16で図7において説明した半導体露光装置によりマスクの回路パターンをウェハ上の感光剤上に焼付ける。

【0042】ステップS17において、ステップS16において露光したウェハ上の感光剤を現像する。更に、ステップS18でステップS17において現像したレジスト像以外の部分をエッチングする。その後、ステップS19においてエッチングが済んで不要となったレジストを剥離する。更に、これらの一連の工程を繰り返すことにより、ウェハ上に多重の回路パターンを形成することができる。

【0043】

【発明の効果】以上説明したように本発明に係るマスク構造体の製造方法は、高精度のマスクにより、露光パターンの精度が向上し、高精度のマスク作製の工程が自己整合的にエッジを形成し、工程管理が簡略化でされ、マスク作製のコストを削減でき、高精度なパターンが形成可能となり、またこれを用い作製したデバイスの歩留りが向上し低価格化可能となる。

【0044】また、マスク構造体を用いた本露光方法では、解像度及び焦点深度が改善され、微細で良好なプロファイルをもつレジストパターンが、安定した線幅で形成可能であり、更に従来は製造が難しかった高集積度の半導体デバイスを容易に製造することができる。

【図面の簡単な説明】

【図1】第1の実施例の製作模式図である。

【図2】位相シフト型マスクの平面図である。

【図3】第2の実施例の製作模式図である。

【図4】位相シフト型マスクの平面図である。

【図5】第3の実施例の製作模式図である。

【図6】位相シフト型マスクの平面図である。

【図7】露光装置の構成図である。

【図8】半導体素子の製造方法のフローチャート図である。


【図9】半導体素子の製造方法のフローチャート図である。

る。


【符号の説明】

- 1、11、21 基板
- 2、13、22 クロム膜
- 3、6、14、17、23、24 フォトリソグストパターン
- 4、15 ネガレジスト
- 5、16 ネガレジストパターン
- 12 フッ化クロム膜


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【図9】

